• · 放置元件时，可以显示，但是一点击鼠标就没了，这是什么问题？求救！11-07
• · allegro更新网表后，该删除的元件和网络还在。网表是用最新原理图生成的。11-07
• · allegro手动增加元器件后，无法修改丝印，也不能付网络11-07
• · 求PADS LOGIC的网表导入allegro方法，有人导过没有？11-07
• · 请分享下spb17.2 hotfix0511-07
• · allegro和orcad交互BUG11-07
• · 亲们呐 谁能给我一个将光标移动到屏幕中间的命令？11-07
• · Allegro怎么打阵列过孔11-07
• · cadence 17.2和谐文件11-07
• · 我想任意设置格点值，请问快捷键语句该怎样写？求解，谢谢.11-07
• · PCB Editor 如何撤销Merge shape 命令？11-07
• · 关于LPDDR跨分割11-07
• · 走线时 Bubble 这个选项设为快捷键应该如何写语句？求解，谢谢.11-07
• · 高速信号走线问题11-07
• · 求助各位layout大神allegro网络交换列表是怎么输出的？11-07
• · gnd和agnd想通过铜皮连接，哪位知道怎么设置区域规则11-07
• · allegro一个板子无法从mil修改成mm怎么办？11-07
• · 有关via的"Symbol Via"属性11-07
• · 对于封装有via keepout的如何在区域规则里面设置可以避免DRC？11-07
• · Allegro 规则管理器中pin pair的长度值，有将via长度计算进去吗？11-07
• · allegro导出EMN11-07
• · allegro误操作无法返回上一步11-07
• · CIS中show footprint总提示1733错误11-07
• · 如何自动给走线包地过孔？11-07
• · fanout出现一片drc11-07