微波EDA网，见证研发工程师的成长！ 2025楠烇拷04閺堬拷28閺冿拷閺勭喐婀�娑撯偓

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 有关via的"Symbol Via"属性

有关via的"Symbol Via"属性

时间：10-02 整理：3721RD 点击：

请问各位大神 via的"Symbol Via"属性怎么产生的并且怎么删除

什么意思?不懂啊

上一篇：对于封装有via keepout的如何在区域规则里面设置可以避免DRC？
下一篇：allegro一个板子无法从mil修改成mm怎么办？

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

射频专业培训教程推荐

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top