微波EDA网,见证研发工程师的成长! 2025濡ょ姷鍎戦幏锟�04闂佸搫鐗為幏锟�22闂佸搫鍠涢幏锟� 闂佸搫瀚崰鎰耿閿燂拷婵炲瓨绮i幏锟�
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence16.6中为什么不能创建总线呢?

cadence16.6中为什么不能创建总线呢?

时间:10-02 整理:3721RD 点击:
cadence16.6中为什么不能创建总线呢?
闂傚倷绀侀幉鈥愁潖缂佹ɑ鍙忛柟顖g亹瑜版帒鐐婇柕濞р偓閺嬫牠姊虹捄銊ユ珢闁瑰嚖鎷�...


可以的。
按图片创建后,再往里添加你的网络

无标题.png闂傚倷绀侀幉鈥愁潖缂佹ɑ鍙忛柟顖g亹瑜版帒鐐婇柕濞р偓閺嬫牠姊虹捄銊ユ珢闁瑰嚖鎷�...

主要是你的方法不对

net group  就是BUS  对于16.6

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top