微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro更新网表后,该删除的元件和网络还在。网表是用最新原理图生成的。

allegro更新网表后,该删除的元件和网络还在。网表是用最新原理图生成的。

时间:10-02 整理:3721RD 点击:
allegro更新网表后,该删除的元件和网络还在。网表是用最新原理图生成的。
这个问题,一般什么引起的?

重新添加一下路径,我也经常碰到

没导入成功吧?

路径,还有看是否FIX住了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top