• · 求助：如何删除 Manufacturing/ Nclegend-1-2 subclass11-07
• · Allegro physical viewer用了一会就会死11-07
• · USB 3.0 HUB 实现方案11-07
• · 求15.7的license11-07
• · Allegro log日志文件不能产生11-07
• · 一个按层连接形成的原理图 发现删除了顶层的层符号 后面的器件变？11-07
• · 层连接符号或者页连接符号后面的 页数字 如何产生？11-07
• · 参考平面的问题（网络卡顿造成重复）11-07
• · 参考平面的问题11-07
• · PCB铜皮显示boundary有问题11-07
• · Edit-Vertex 线段问题11-07
• · DDR3的参考平面设计11-07
• · 12V电源能不能做信号的参考平面？为什么？11-07
• · 谁有hdi盲埋孔的板子11-07
• · 请问一下166版本补丁现在更新到哪个版本了？11-07
• · 导出DXF,无法导出底层丝印11-07
• · 0.8mmpin间距的BGA，过孔直接打在焊盘上，想问问板厂怎样处理才不会出现漏锡？求解.11-07
• · 屏蔽罩里面露铜问题？11-07
• · 3Dview的问题11-07
• · allegro没有响应11-07
• · 如何快速给地址线建立pin pair？手动建好麻烦.求解，谢谢.11-07
• · 请教：shape 与line 的区别11-07
• · allegro输出gerber，导入cam350,drill层比例变大11-07
• · cadence16.6破解完成之后，打开PCB Edictor的时候出现了以下问题，求大神解答11-07
• · DDR3地址线与数据线相对长度有没有什么强制要求吗？11-07