• · PCB要做到1.6mm，按如图叠层，谁能提供一个合适的叠层厚度？谢谢.11-07
• · 如果在如图art05或art06走高速差分线，对信号的回流和EMI有影响吗？求解，TKS.11-07
• · Constraint中的问题11-07
• · IPC-7531生成allegro封装11-07
• · 大家看看啥意思？11-07
• · 一般QFN16或QFN20器件的placebound应该比器件实际尺寸大多少比较合适？求解，TKS.11-07
• · 请教一个有关orcad导出BOM的问题11-07
• · 大家来说说,阻抗线是越宽越好吗？11-07
• · pcb文件11-07
• · NCdrill的警告怎么解除？求解，谢谢！Photoplot outline我已经添加了，还是提示找不到11-07
• · 请教前辈！带半孔的封装怎么画？11-07
• · Allegro中怎么水平或垂直翻转元器件，不是镜像翻转也不是旋转，是就在本层水平或垂...11-07
• · GND层铜皮不自动挖空11-07
• · cadance中 via怎么对齐11-07
• · PMU的电感摆放是否合理？11-07
• · 约束管理器中，这个红色的三角是什么11-07
• · Allegro破解过程中LicenseServerConfiguration.exe无法运行11-07
• · 求Cadence 16.5以上版本的安装文件及破解包11-07
• · 有什么检查Soldermask的好办法么？11-07
• · Edit/Z-COPY 灰色无法选中问题11-07
• · allegro 封装库更新问题11-07
• · 改板时动态铜皮不规避，update后稍微修改铜皮还是会变成死铜，求大神指导何解？11-07
• · testpoint添加时只有底层的一个via pad是怎样添加到top面的11-07
• · Allegro17.0板子转成PADS的板子目前无解吗？11-07
• · allegro和orcad不能同步，怎么解决11-07