• · 0.8mm的pin间距，bga区域内如何扇出，via设计多大最合适？求解，谢谢.11-07
• · DDR3地址控制走线长度11-07
• · 内层过孔显示问题11-07
• · Inter芯片的出线11-07
• · 创建异形焊盘，如何生成SSM文件11-07
• · Allegro的text字体的大小设置问题？11-07
• · 删除铺铜SHAPE,过孔变成无网络11-07
• · 在allegro里如何将45度 90度走线倒成圆弧（16.3和16.6版本好像不一样）11-07
• · 求助：如何编辑ALLGRO导出坐标文件的内容格式？11-07
• · 走线时，想把line width设置快捷键，语句该怎么写？求解，谢谢.11-07
• · 想要把assign net设置为快捷键，语句该怎么写？求解，谢谢.11-07
• · allegro出dxf后，在autocad里面显示打开文件失败,是什么原因？11-07
• · 弱弱的问一句，同网络的P/V和P/L DRC如何消除？谢谢.11-07
• · 芯片EPAD上打过孔会报V&G的DRC，请问如何消除这种DRC？求解.谢谢.11-07
• · 导出位置信息的疑问。11-07
• · Layout工程师可以考什么相关的职称证？11-07
• · 出gerber用CAM350打开有些问题，请大神进贴看一下11-07
• · 關於 User Preferences Editor11-07
• · 16.5输出的PDF文件字体与原文件不一致11-07
• · 相邻层 高压差问题！11-07
• · 在走差分线时，想把single trace mode命令设置成快捷键，语句该怎么写？求解，TKS.11-07
• · 在brd文件中，有没有办法消除封装自带的pin to pin间距DRC？求解，谢谢.11-07
• · 为什么叠层厚度在art06和GND07之间要加厚道37.4mil？求解，TKS.11-07
• · 生成的钻孔表没有钻孔符号，怎么整？11-07
• · POWER07和POWER08层的电源层如果重叠了，会对EMI有影响吗？为什么？求解，TKS.11-07