微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 相邻层 高压差问题!

相邻层 高压差问题!

时间:10-02 整理:3721RD 点击:
请问大家个问题,相邻2个电源层如果压差很大,会出现什么问题。比如我第9层是220V,然后第10层是48V ,有172V的压差。2层间的介质很薄,大概10mil左右。

改版时没注意,220V相邻层没挖坑,板子已经在生产了,不知道会不会出现什么大问题.

是交流输入220V和直流输出48V还是两个都是直流?
两个导体的投影面积有没有重叠?

交流输入220V直流输出48V!现在就是48V那层没挖空。导致2者重叠了,而且是相邻层。请问下会出什么问题吗。会不会影响48V直流电压的输出?谢谢

交流输入220V直流输出48V重叠的话,层间绝缘介质厚度要达到0.4mm。这个厚度值只是一个参考,实际还是看你产品要求什么安规标准。
220不会直接影响输出,220上带来的干扰会耦合到48上去。

谢谢你的回答,这板子是一块VPX的高速背板,做测试用,并不会量产。希望回来测试能过吧!

测试问题不大,长期使用问题就大了

间距那么小,会击穿么

Because the dielectric breakdown voltage (DBV) in all common PCB materials is generally
1000 V/mil or higher, dielectric failure between power and ground planes is not a
concern for typical electronic applications where the voltage requirement is usually
12 V and lower.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top