微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 屏蔽罩里面露铜问题?

屏蔽罩里面露铜问题?

时间:10-02 整理:3721RD 点击:
  如题,请教各位大神,屏蔽罩里面能不能露铜?

加屏蔽罩主要是为了防止辐射,能不露铜最好,

不露

不露

要露也可以 外面罩死就是了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top