微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DDR3不同颗粒间的数据组有没有必要做完全的等长?求解,谢谢.

DDR3不同颗粒间的数据组有没有必要做完全的等长?求解,谢谢.

时间:10-02 整理:3721RD 点击:
DDR3不同颗粒间的数据组有没有必要做完全的等长?求解,谢谢.


不要差太多就可以

看数据手册,我经常做的数据是误差在50mil  差分在5mil以内

能全部等长当然是最好的了,不能全部等长的话不要差太多

没有要求

这个看你们设计需求吧,最好是看数据手册

看下芯片手册,一般是没必要全部等长的,保证同组同层等长即可。

TKS All.

8bit dq、dm、dqs分组。
组内等长,组间不需要等长。

TKS.

组间完全不相关~~~

DDR3及以后都不需要

小编要问的是是不同DDR。不是一个DDR里面的数据线,比如2个DDR的,

组间不需要等长的 都是瞎扯  建议好好看看layoutguide

这个要看你用的CPU的要求,一般在做等长之前都要看一下硬件指导手册,或者数据手册,里面会详细的说明,时序要求,一般国产的CPU可能会要求组间也等长,但如果没有要求,也不要去做,有些线的长度本来不长,如果没按要求做了等长,反而使信号受到影响

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top