微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 这样走时钟线可以吗?

这样走时钟线可以吗?

时间:10-02 整理:3721RD 点击:
由于层数和空间限制,时钟线只能走成如图的样子,会不会有什么问题?求解,谢谢.


可以的,看起来很不爽。但是不知道速率和频率是多高。

没问题,DDR的差分是伪差分,关键是等长、防干扰。

是否考虑走neck模式呢?

你也只能这样了

可以!很多都是这么走的

TKS All.

请问能把右边 site 的时钟信号先从表层走到中间位置,再在内层连接吗?

要是在我们公司 绝对不行的

能改吗,亲

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top