微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > PCB Layout Reference疑问

PCB Layout Reference疑问

时间:10-02 整理:3721RD 点击:
英文原话是这样的:
note to keep all signal traces in same trace delay and impedance
这句话得怎么理解?是走线时要保持同样的延时和阻抗?
“trace delay”指的是什么?

走线时延

等长、阻抗一致。

delay就是延时。意思是,保持一致的走线延时和阻抗。

谢谢

谢谢

实际体现在PCB上就是线宽一致(即保持阻抗一致),走线长度一致(即等长处理保持时延一致)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top