IC后端设计交流
- · ICC导出GDS没有std cell?12-31
- · formality hercules hspice hsim nosim icc astro SOCE12-31
- · encounter9.1启动图形界面的问题12-31
- · 求助PrimeTime读取.sdc文件的问题12-31
- · 为什么在primetime中,导入层次化设计的netlist时,上层模块和下层模块建立不起联系?12-31
- · PrimeTime分析同一条路径的时候为什么用不同的corner的delay信息12-31
- · compile_ultra运行出错12-31
- · 关于postmask eco的问题12-31
- · 如何修改fixedpin的坐标啊?12-31
- · Caliber 进行DRC,有offgrid错误12-31
- · PT 功耗分析时候 "check_power" warning求解12-31
- · 使用gvim,系统总是报Unknown message: Panel, 求Linux大神12-31
- · 请问前端,后端和验证分别怎样发现和处理毛刺?12-31
- · 综合时遇到门控时钟该如何处理?12-31
- · 如何解由high pin count造成的routing congest12-31
- · set_output_delay 的问题12-31
- · 由组合逻辑输出的时钟该怎么写get_pins12-31
- · 为什么icc的版图导入candence中via的metal会弄反?12-31
- · ICC得到的gds文件如何导入cadence?12-31
- · DC检查时序的问题12-31
- · DRC收敛问题12-31
- · 流片前Check List12-31
- · 关于insert pad filler cell 的作用12-31
- · CRPR问题12-31
- · 关于标准库的建立12-31
栏目分类
最新文章