• · CTS的规划，大家把做CTS的方式列举出来12-30
• · 那位兄台可以提供synopsys的培训资料？12-30
• · dc综合时assign unassign是什么意思？12-30
• · 关于encounter的power analysis的问题12-30
• · recovery & removal 问题12-30
• · ICC CTS　　求助12-30
• · 后端请教！12-30
• · 谁教教我dc 设置12-30
• · setup violation12-30
• · DC综合时的Add Paths from/through/to path 这一项该怎么设置12-30
• · 我用astro怎么倒不出焊盘啊？12-30
• · setuphold vialation怎样修12-30
• · 线负载模型wire_load综合考量12-30
• · dc安装问题？12-30
• · 关于BuildGates综合的问题12-30
• · 请问电源地pad的标签一般打在哪层金属上？12-30
• · 布局布线时scan chain reorder后插入的edge与原来的不一样多12-30
• · 仿真软件hspice12-30
• · 直接数字频率合成器12-30
• · 请问calibre -gui认它的对话框中的设置还是rul中的设置？12-30
• · cadence license 求救12-30
• · 请问ALTERA CYCLONEIII FPGA输出如何保护？12-30
• · Formality时out of range错误怎么解决？12-30
• · 求助，关于set_generated_clock12-30
• · Physical Design (Layout) Engineer--Shanghai12-30