• · 关于ISE的XST综合的问题！12-30
• · abstract和tf文件相关问题请教12-30
• · 国内做IC设计的公司有哪些12-30
• · 输出端口pad的选择问题12-30
• · 请求高手们把modelsim后访遇到问题而解决的经验分享一下……12-30
• · 请教大侠：做了DC为什么还要做STA？12-30
• · EDA 软件的licence12-30
• · 怎么生成pad的网表文件？12-30
• · 菜鸟来问：为什么有的cell不能被替换为带scan功能的？12-30
• · antenna lef的问题请教12-30
• · 关于换库后的仿真问题~12-30
• · 低功耗设计中，switch cell加多少个？间距如何选择？是否有经验公式12-30
• · .......................................12-30
• · DC中的时钟设置问题12-30
• · 请大侠们看看我的程序错在哪里12-30
• · 請問 CalibrexRC中如何使用Backannotation這個功能？謝謝！12-30
• · 请教在做lvs时powe/ground pad怎样标准12-30
• · what is self-biased inverter？12-30
• · 请问cadence下数字与模拟模块合并的问题12-30
• · 怎么进行后仿真？12-30
• · transition 问题12-30
• · 菜鸟DC综合约束求助！12-30
• · scan cell pins are not loaded properly12-30
• · 请教大家一个名词12-30
• · 同样的verilog代码，不同的sdc约束，综合出来的电路结构差异很大，什么原因？12-30