• · 关于DC综合compile_ultra的问题12-30
• · max_capacitanc违例12-30
• · 关于后端验证12-30
• · encounter pad 连不上？12-30
• · 为什么ecounter做完opt之后，网表里出现了许多添加的逻辑单元？12-30
• · LEF 不在制造格点上怎么办？12-30
• · 想学后端12-30
• · LVS 验证问题12-30
• · 后端新手上路，请教问题112-30
• · 太累了，真的太累了12-30
• · 求教两个约束设置12-30
• · 求教！如何在ASTRO中插入TAPCELL？12-30
• · 关于 insertpad 的一点问题，谢谢！12-30
• · 我想知道一下怎样建DC的库？12-30
• · 急求，关于DRC检查的错误12-30
• · Scan仿真检查总结12-30
• · 推荐一IC牛人的博客12-30
• · 哪位大哥能用shell脚本实现这样的需求，例如用awk？12-30
• · 我的创业故事12-30
• · 请教为什么版图中port互换LVS确不报错？12-30
• · DC0809SP4 性能如何？与DC0703相比，哪个更可靠？12-30
• · 综合后网表里含有float的1‘b0，经ICC布局布线后，网表里会产生assign。怎么搞？12-30
• · 这样生成的时钟如何在dc中约束？12-30
• · LVS验证12-30
• · 关于DC的一些问题12-30