微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 为什么ecounter做完opt之后,网表里出现了许多添加的逻辑单元?

为什么ecounter做完opt之后,网表里出现了许多添加的逻辑单元?

时间:10-02 整理:3721RD 点击:
导出的。v里面有一部分的nd和nr的cell后的命名是FE_开头的,应该是软件自己加进去的?但是encounter不是应该只会添加buff和inv这种驱动延时单元么?搞的我纠结死了!会产生这种情况的原因是什么?是否对电路功能产生影响?顺便求一个star-rc的教程。

正常的,可能会改变逻辑结构,一般不会造成功能错误的

?

谢谢2楼

优化的结果吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top