综合后网表里含有float的1‘b0，经ICC布局布线后，网表里会产生assign。怎么搞？

综合后的门级网表里面含有float的1‘b0，经ICC布局布线后，生成的网表里面会将这些产生assign。怎么搞?
这些1’b0 没有连到leaf pin 上去，在hierarchical 的中间level ，其实是完全可以删除的。
经过PR（icc），出来的网表如下：
assign GND=1‘b0；
CELL1 INS1 （.A(GND)）；
，其余的1’b0 都正常的接到了Tie low cell 上面。
这里的assign会影响后仿吗?怎么fix?

The assign statement is OK in simulation.
There might be potential problem, if design is MSMV.
You can use "connect_tie_cells" command to fix it.

2# juniper14211
谢谢指点啊，我已经弄明白了。是因为DC后产生的一些hier float tieoff pin 造成的，ICC处理的是对的。
可以在DC总remove unconnect port 来fix