微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Formality时out of range错误怎么解决?

Formality时out of range错误怎么解决?

时间:10-02 整理:3721RD 点击:
今天做形式验证时遇到一个错误,
Warning: Index may take values outside array bound, may cause simulation mismatch ..
因为设计中有一个ram的模型
reg [7:0] ram [12'h063F:12'h040];
而ram的地址索引addr是[11:0]的。
在综合时,就报了一个警告,但综合还是通过了。
但是formality时,就通过不了了
我看formality的workshop上也提出过这种仿真/综合不一致的情况,
但是跟我的好像又不太一样
请问这个问题应该怎么解决啊?

自己顶自己啊?

还是在代码里面改一下比较好啊。到了后面问题就难解决了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top