微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > setuphold vialation怎样修

setuphold vialation怎样修

时间:10-02 整理:3721RD 点击:
各位大虾,你们好,我想问一下,在后端布局布线中,出现的setuphold vialation应该怎样修啊?谢谢!

先分析时序报告看是怎么引起的。是时钟偏差引起还是数据延时。
如果是数据延时再分析是因为逻辑深度过深引起还是其他原因

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top