IC后端设计交流
- · 在virtuoso 画layout时需要查看某根线,怎样点亮啊?请教12-30
- · 如何画pad 最最普通的数字pad12-30
- · 请问用calibre做drc时,怎样不对ram/rom这些宏块检查?12-30
- · SOC encounter 可以手动时钟树综合么12-30
- · calibre启动问题请教12-30
- · 在调查DC综合时关于宏定义的问题!12-30
- · 关于ICC中save_mw_cel的问题?12-30
- · calibre LVS 无语的问题12-30
- · 请教个sdc的问题12-30
- · 关于latch up 的DRC 错误,做PV 的N人进来看看12-30
- · dc命令的问题12-30
- · 请教一个工艺词汇12-30
- · 工艺中的tap层作用?12-30
- · layout design12-30
- · 各位大虾,版图静态时序检查通不过该咋办?12-30
- · 请教:ICC floorplan有30个RAM,怎么摆?12-30
- · 关于时序分析?12-30
- · astro里“db”开头的命令有窗口化的菜单么?12-30
- · 求解版图LVS的问题12-30
- · 关于route的命令12-30
- · 请教各位dfm中的hot spot是怎么回事,该怎么解决12-30
- · astro布线时,怎样处理150多个32×18的ram?12-30
- · 关于工艺库中power_rail的布线层的定义12-30
- · 弱问: 如何确定power mesh线宽和组数12-30
- · .lib库里面,wire_lode里的resistance怎么是0啊12-30
栏目分类
最新文章