请教个sdc的问题

要看你修改哪些地方了
对于有些mode的sdc 文件，
input/output delay是可以加以修改而不用重新综合，
而有些constraint，如clock之类的，你改了，一定要通知前端

回复 #2 yinchyang 的帖子
请教:请能详细说下都那些改动需要知会前端呢?除了Clock

后端对前端的提醒
一般来说，后段工程师对function不是特别了解，所以对timing的修改要很小心，
如果后端工程师认为自己的修改足够有信心，那么可以调节一下约束，而可调的约束
就是timing margin可以允许的范围内，如test mode下端口的约束
除此之外，一定要和前端讨论清楚。

回复 #4 yinchyang 的帖子
sdc修改之前最好还是和designer沟通

才做backend不久，自己感觉如果timing上有violation，而且怎么优化都不行的话，是不是该直接叫前端改。sdc，而不是自己去改?

dddddddddddddddddddddd

感谢分享！

violation不是靠优化就能解决，后端要做的也不只是去优化设计

对于 sdc，后端一般不能改的
反正 改不改 可以和前端商量的
你也可以把sdc 内容看懂，自己 有个把握

shou yong le.

看来大家都觉得是前段改比较合适

不同的优化需要在不同的阶段来修改。找效率最高的。