微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > sdc和sdf有什么区别?

sdc和sdf有什么区别?

时间:10-02 整理:3721RD 点击:
rt.,。。

完全不一样
你只需要关注他们的在业界设计流程中的用途就行了,二者没有替代性:
sdc作为设计参照,可以理解为设计目标或者spec,syn,PR都要用
sdf是工具输出,与其他工具交流用的格式,所以通常是不修改的,基本上就是给VCS用。

学习了

一个是约束
一个是反标信息的计算而已

多谢!

其实这两者还是有关系的。比如,抽出sdf的时候,是否需要sdc信息呢?此种sdc和sta用sdc是否一致呢?期待高手回答。

之前有部分地方描述错误,现在更正。虽然两者是描述不同的东西,但是在STA时,qrc抽spef(RC),为了分析timing,ets需要读入sdc再吐sdf (Delay)以及报timing,所以说从flow的角度来说,两者有一定的联系,请参考下面。值得注意的是sdc的内容与约束有关,比如dont_use,dont_touch等等。
sdc-+
V
qrc->spef (RC)->ets->sdf (delay), timing

SDC:
Synopsys Design Constraints
SDF:
standard delay format

虽然字面上一个字母之差,但是内涵差别太大了。
完全不是一回事。

tong sjtu

按理说,抽sdf应该与sdc无关

之前有部分地方描述错误,现在更正。虽然两者是描述不同的东西,但是在STA时,qrc抽spef(RC),为了分析timing,ets需要读入sdc再吐sdf (Delay)以及报timing,所以说从flow的角度来说,两者有一定的联系,请参考下面。值得注意的是sdc的内容与约束有关,比如dont_use,dont_touch等等。
sdc-+
V
qrc->spef (RC)->ets->sdf (delay), timing

多谢了~好贴

多谢,学习了

学习学习

上一篇:保持时间不够怎么修
下一篇:clock gating

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top