微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于时序分析?

关于时序分析?

时间:10-02 整理:3721RD 点击:
大家好。我现在在ICC中,时序分析用的是bc_wc模式,并且设计的derate_factor,我认为这样就可以达到ocv模式的效果了,因此,我在worst模式下分析了setup,在best模式下分析了hold,发现没有时序违例。
我现在的问题是:有必要在worst模式分析hold吗,有必要在best模式下分析setup吗?
谢谢大家了。

一般不需要的

不需要的

理论上是需要的,为什么大家都不做呢?是因为在65nm以上的工艺,主要过了wc的setup和bc的hold,另外两个几乎百分百能过。不过到65nm一下就未必了哦。

这个好像不是百分百哦,我就遇到过几次,c的setup和bc的hold过了,其他两个未必一定过吧?
大虾出来解释一下!

我认为主要看时间紧迫程度和工艺。
工艺到了65或65以下,有时候会出现倒温度系数,也就是说,本来应该变慢的反而快了。

derate_factor可以影响bc_wc模式吗?
是不是derate_factor只应用于OCV模式分析?

学习。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top