微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 各位大虾,版图静态时序检查通不过该咋办?

各位大虾,版图静态时序检查通不过该咋办?

时间:10-02 整理:3721RD 点击:
用Astro画的版图,Astro中report timing,没有setup、hold、max_transition违例
但是用StarRC提取RC参数,在PrimeTime中作静态时序分析,就会有大量的违例,而且违例非常大。
遇到这个问题该如何处理?请各位支招,在此先行谢过

没人回复啊!

review constraint先! 是不是Contraint有不合理的地方,如果合理,那么timing违反的地方可不可以放宽些,那如果contraint不能放松,那么只能翻到Placement到Routing再optimize了。

PT的constraint设得对吗,是不是设了propagated_clock但是没有将clock uncertainty相应减小?如果相差很大,绝对不是correlation的问题

Astro布局布线时序是没有错误的,PT检查时Tansition violation会很大,比如设置max_transition
为0.6,最大违例达到-9。transition违例导致一些路径的延时特别的大,比如一个时钟周期就10,最大违例达到-15。
工艺为.13,大概100万门,单一电源域。这会跟布局有关吗?

只有想办法修正一条路.

有可能是Astro抽取的寄生参数用的文件比较粗糙,用starRC抽取用的规则文件直接用的是厂家
的文件rule精度比较高,两者差异比较大,导致做STA分析结果差异比较大。

Astro提取用的是工艺厂商提供的itf转换的tluplus,StarRC提取用的是工艺厂商提供的nxtgrd,会有什么问题吗?
想办法可以用修正,大概什么办法?请指教

建议
1检查使用PT做分析的约束和方法是否合理
2确认布局布线中使用正确的约束
3如果PT分析没通过,那你还是要重新做了

听了大家的意见,仔细检查了PT和Astro脚本,竟然发现两边用的库不一样,Astro用typ库,PT用了max库。
也许是这个原因造成的,感谢大家的回帖

新苑没了

新苑没了

那差别也太大了吧,是不是和其他设定也有关系?比如外部load之类的。最好把PT怎么计算的找出来。

Max 和 Typ差别虽然挺大的, 但也不至于相差这么大,可能是在astro做的时候uncertainty设得太松了吧?用APR的tool的时候,最好把 constraint稍微加严一点.这样到PT的时候相差不会太大.

learned...

我觉得还是哪里设置的不对

学习。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top