• · 多个clock gate，是否要讲究开关顺序？12-31
• · 调用库中的CLOCK GATE CELL后DFT报违例12-31
• · clock gate cell的结构问题12-31
• · Tetramax run_build_model, 和 DRC 出错，求助12-31
• · floorplan和place分别指什么？12-31
• · DFT violation12-31
• · 做floorplan时，如何确定power ring 的单根线的width/space, 以及需要多少根线？12-31
• · 分析一个clock reconvergence pessimism的例子12-31
• · 谁有中文版的ICCworkshop12-31
• · 版图设计工程师要从哪里开始起步，要学些什么？12-31
• · VCS反标sdf文件做后仿真时的warning问题12-31
• · vcs后仿遇到$hold问题12-31
• · 工科博士，转方向，数字后端设计，职业建议求教。12-31
• · tsmc40LP-9T，tsmc40G-9T，tsmc40G-12T, tsmc65G-12T这几个的速度差异是怎样的？12-31
• · 求助--siliconsmart error12-31
• · 请教关于library hold&setup time12-31
• · 探讨mw_lib文件12-31
• · 急急急～～～itf怎样转换成ict格式12-31
• · Finesim powerview12-31
• · encounter中如何在cts时将时钟树的布线宽度设置为两倍宽度12-31
• · 能否用Synopsys或cadence公司的单元库制作工具，生成亚阈值标准单元库？12-31
• · 求教电源IO数量如何定义12-31
• · ICC中STD CELL显示问题12-31
• · 后端面试--每日一题（028）12-31
• · 后端面试--每日一题（013）12-31