• · 对去耦电容的一些理解（第一次发帖，请支持我）12-31
• · 插入scan后，增量编译结束后，write scandef不成功12-31
• · SOC设计时是否需要全芯片做DFT12-31
• · 能用Calibre -rve 定位到EDI的gui吗？12-31
• · 求助：ICC LAB2在import design时失败12-31
• · CTS中插入一个BUFF和插入一对INV，功能上是一样的，有什么区别呢12-31
• · dc的errorCMD-015求助12-31
• · .lib建库出现的问题，求大神帮忙12-31
• · Synopsys PrimeTime 1 Workshop 2008.06 Lab 相關問題12-31
• · PT进行时序分析的疑问12-31
• · DC综合时候总是报错12-31
• · 请问下关于DDR-phy的问题12-31
• · dc生成的sdc，给pr和pt用，需要做什么改动12-31
• · 对于net的延时而言，宽的net延时大，还是窄的net延时大12-31
• · 求ICC lab或实例12-31
• · urgent need, please help12-31
• · calibre做PEX提取出来的netlist怎么导入virtuoso生成电路图12-31
• · calibre LVS的问题12-31
• · 现在有工具能把upf 转 成cpf 么？12-31
• · virtuoso layout最近的学习笔记12-31
• · dc中对IP blackbox处理12-31
• · 关于插入tap/endcap cell的一个问题12-31
• · encounter中的halo和blockage是做什么的12-31
• · 一般前端交付给后端的数据包括哪些？12-31
• · ICC primerail activity setting12-31