calibre做PEX提取出来的netlist怎么导入virtuoso生成电路图
时间：10-02
整理：3721RD
点击：
我现在手里有GDS、CDL文件并对其做了PEX集成参数提取，生成了一个.netlist文件，我想把这个文件导入virtuoso生成电路图，这个应该怎么做啊，求大神帮忙，先谢谢了！
这样做的目的是什么? PEX提取出来的rc 太多了吧 导成电路图也不好看啊
我手上有CDL文件，但是是被修改过的，但是GDS文件没有被修改过，所以我想从PEX中提取出来电路，与CDL文件中的电路进行对比，看看哪里被修改了。
pex中提取出来的电路，有个.sp文件，里面link了两个rc文件，这个.sp文件，就相当是cdl
Thanks！我试试