calibre LVS的问题
提出的layout netlist 比想向中的port多,把电路中的节点也当成port了,有知道是什么原因导致的吗?(大写的是我的PORT,那些n*不是)
.SUBCKT ENCODER_6BADC VDD VSS DIN[15] DIN[14] DIN[13] DIN[12] DIN[10] DIN[9] DIN[8] DIN[7] DIN[6] DIN[5] DIN[4] DIN[3] DIN[2] DIN[0] DIN[11] DIN[1] DIN[45] DIN[43]
+ DIN[42] n96 DATA[0] n66 DATA[1] n70 n108 n84 DIN[41] n86 n31 n82 n64 n68 n25 n54 n110 n47 DIN[40] n59
我用的是smic 65nm工艺,会和MAP文件有关吗?
导GDS用的MAP文件我先让ENCOUNTER生成了一个默认的,然后在这个基础上修改的)
GT 和CT这2行是我自己加的,
最后3行,有什么具体用吗?我把它们注释掉了.
GTNET300
CTNET500
M1NET610
M1SPNET610
M1PIN610
M1LEFPIN610
M1FILL610
M1FILLOPC610
M1VIA610
M1VIAFILL610
M1VIAFILLOPC610
M1LEFOBS610
NAMEM1/NET1410
NAMEM1/SPNET1410
NAMEM1/PIN1410
NAMEM1/LEFPIN1410
V1PIN700
V1LEFPIN700
V1FILL700
V1FILLOPC700
V1VIA700
V1VIAFILL700
V1VIAFILLOPC700
M2NET620
M2SPNET620
M2PIN620
M2LEFPIN620
M2FILL620
M2FILLOPC620
M2VIA620
M2VIAFILL620
M2VIAFILLOPC620
M2LEFOBS620
NAMEM2/NET1420
NAMEM2/SPNET1420
NAMEM2/PIN1420
NAMEM2/LEFPIN1420
V2PIN710
V2LEFPIN710
V2FILL710
V2FILLOPC710
V2VIA710
V2VIAFILL710
V2VIAFILLOPC710
M3NET630
M3SPNET630
M3PIN630
M3LEFPIN630
M3FILL630
M3FILLOPC630
M3VIA630
M3VIAFILL630
M3VIAFILLOPC630
M3LEFOBS630
NAMEM3/NET1430
NAMEM3/SPNET1430
NAMEM3/PIN1430
NAMEM3/LEFPIN1430
V3PIN720
V3LEFPIN720
V3FILL720
V3FILLOPC720
V3VIA720
V3VIAFILL720
V3VIAFILLOPC720
M4NET640
M4SPNET640
M4PIN640
M4LEFPIN640
M4FILL640
M4FILLOPC640
M4VIA640
M4VIAFILL640
M4VIAFILLOPC640
M4LEFOBS640
NAMEM4/NET1440
NAMEM4/SPNET1440
NAMEM4/PIN1440
NAMEM4/LEFPIN1440
V4PIN730
V4LEFPIN730
V4FILL730
V4FILLOPC730
V4VIA730
V4VIAFILL730
V4VIAFILLOPC730
M5NET650
M5SPNET650
M5PIN650
M5LEFPIN650
M5FILL650
M5FILLOPC650
M5VIA650
M5VIAFILL650
M5VIAFILLOPC650
M5LEFOBS650
NAMEM5/NET1450
NAMEM5/SPNET1450
NAMEM5/PIN1450
NAMEM5/LEFPIN1450
V5PIN940
V5LEFPIN740
V5FILL740
V5FILLOPC740
V5VIA740
V5VIAFILL740
V5VIAFILLOPC740
M6NET660
M6SPNET660
M6PIN660
M6LEFPIN660
M6FILL660
M6FILLOPC660
M6VIA660
M6VIAFILL660
M6VIAFILLOPC660
M6LEFOBS660
NAMEM6/NET1460
NAMEM6/SPNET1460
NAMEM6/PIN1460
NAMEM6/LEFPIN1460
TV1PIN1210
TV1LEFPIN1210
TV1FILL1210
TV1FILLOPC1210
TV1VIA1210
TV1VIAFILL1210
TV1VIAFILLOPC1210
TM1NET1200
TM1SPNET1200
TM1PIN1200
TM1LEFPIN1200
TM1FILL1200
TM1FILLOPC1200
TM1VIA1200
TM1VIAFILL1200
TM1VIAFILLOPC1200
TM1LEFOBS1200
NAMETM1/NET1260
NAMETM1/SPNET1260
NAMETM1/PIN1260
NAMETM1/LEFPIN1260
TV2PIN1230
TV2LEFPIN1230
TV2FILL1230
TV2FILLOPC1230
TV2VIA1230
TV2VIAFILL1230
TV2VIAFILLOPC1230
TM2NET1220
TM2SPNET1220
TM2PIN1220
TM2LEFPIN1220
TM2FILL1220
TM2FILLOPC1220
TM2VIA1220
TM2VIAFILL1220
TM2VIAFILLOPC1220
TM2LEFOBS1220
NAMETM2/NET110
NAMETM2/SPNET110
NAMETM2/PIN110
NAMETM2/LEFPIN110
#NAMECOMP1620
#COMPALL1630
#DIEAREAALL1640
1。GT/CT没必要加。
2。
NAMECOMP在器件上加名称
COMPALL指定器件
DIEAREAALL指定chip boundary
这三个去不去对你没影响
3。你如果觉得net线名对你有影响
你可以按照下面的例子改，
对M4的pin只留下类似
NAMEM4/PIN1440
把下面的删了
NAMEM4/NET1440
NAMEM4/SPNET1440
NAMEM4/LEFPIN1440
改完了,是对的,
就是提出的text太多导致的.
谢谢
看来smic65现在很多人用啊， 是 1P8M , 2TM这种么，
smic是用metaltext来标port的，141~148
tsmc 是metal pin layer， 131~138 ， tsmc的这种写法就是对的，
小编您好！我的情况和小编一模一样！只不过用的是65nm也是LVS通不过，我也是先让ENCOUNTER生成了一个默认的MAP,然后在这个基础上修改的
我对比了网上给的map和前人留下的 发现ENCOUNTER生成的map中 每层金属多了
M* FILLOPC；
M* VIAFILLOPC
每层通孔多了
VIA* PIN；
VIA* LEPIN；
VIA* FILLOPC；
VIA* VIAFILLOPC这四个。不知道这个对LVS过不了有没有影响?小编您说的tsmc 是metal pin layer， 131~138 ， tsmc的这种写法就是对的 我没看懂 tsmc65的工艺到底是要不要把小编说的
NAMEM4/NET1440
NAMEM4/SPNET1440
NAMEM4/LEFPIN1440
这三层删了? 求指导
map写的不对，肯定影响lvs啊，
找个示范抄下吧， 具体解释太累， 或者看ediuser guide
小编能否分享下SMIC 65nm的Design rule文件呢?谢谢啦
这种文件是不能分享的