微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC综合时候总是报错

DC综合时候总是报错

时间:10-02 整理:3721RD 点击:







把图1最下面的两行命令set_min_library和set_operating_conditions注释掉就不会报错了,请问是怎么回事?
文件路径的原因吗
谢谢



回复 1# helimpopo



改成这样就对了,是不是min_library和max_library用法有问题,还是路径的原因?

是你的.synopsys_dc.setup设置的有问题。set_min_library指定的库为你的link_library,且如果你的target_library只指定了max库,这个语句需要在setup中设定。
set_target_library "slow.db"
set_link_library "* $target_library"
set_min_library slow.db -min_version fast.db
之后再DC运行过程中写约束文件时,设置操作条件就行了,语法同#1中。
还有一般DC阶段不会设置-analysis_type,在布局布线完毕之后设置其为OCV模式。
min_max模式虽然比较常用,但对于时序要求高的设计建议用ss,但要是对面积要求较高则用ff

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top