调用库中的CLOCK GATE CELL后DFT报违例

最近在RTL里实例化了库中的一个叫做CLKLAHQUHDV1的cell，用来对外部时钟输入进行gate产生时钟。该CELL有个TE端口，连到了test_mode上，test_mode为1的时候输出与输入相同。
现在的问题是为毛在做DFT的时候DC会认为该cell输出的clock是不可控的?这个时钟驱动的所有register都被视为了non scan cell。
内个cell大概就是这个样子…

跪求各位大神解惑！谢谢！

人工置顶跪求回复

自己解决了……SB了实例化的是下降沿触发用的ICG。换成上升沿的就好了……

最后自己搞定了…脑残了，实例化的CELL是下降沿用的……

thank for sharing