tsmc40LP-9T，tsmc40G-9T，tsmc40G-12T, tsmc65G-12T这几个的速度差异是怎样的？

40LP的std Cell保证要比40G的慢。
tsmc40G-9T，tsmc40G-12T 这个只不过是Routing的Stack不一样， STD cell的Delay应该是一样的。
在TT Corner，40G的Cell Net+Cell Delay大约在40ps左右（悲观下），一般是在20～30ps之间。
65nm的没观念，没做过65nm的工艺。

12T会比9T的快，LP会比G的慢

目前我们公司的产品是65G－12T的，timing比较紧张，未来要转到40nm，但不知道要用哪个40比较好。
从后端外包反馈的情况看，40LP－12T似乎比65G－12T的还慢，但是不知道是不是优化做得不够，所以来这里问问。

若9T 12T cell delay相同，为何要分9T 12T,目的是什么?
一般来说，12T会比9T 速度快

12T速度快点，9t功耗低点

不改设计,你们应该用40G-12T,如果timing还不错,可以考虑40G-9T, 40LP就不要考虑了,timing不可能过. LP是低漏电工艺,速度比G慢很多.

貌似40LP的话成本低很多，IP多，便宜，是不是真的?

从工艺的角度来讲,40G和40LP的成本应该没什么差别,至于TSMC是否开一样的价格就不知道了.40G的漏电很大,一般消费类产品采用40G的很少,也许是因为这个原因导致IP数量不多.

理解工艺的必须得熟知mos管电流公式：I=1/2CoxUw/l(Vgs-Vth)^2
U为迁移率，w/l为栅宽/沟道长度，
工艺中一般情况下就是改变mos管子的W/L或者阈值电压来生成供大家可选的各种类型库，此公式是理解工艺库的基本，通过它也能说明PVT corner的区分和低温翻转的原因；

9T和12T理论上速度差得不会很多，LP应该慢得明显。
9tracks 只是cell 驱动弱些，可以用X2，X4去抵消。
40G-9T应该没问题。

好好好好好好好好好好好好

需要了解什么是跟踪及其影响

40LP-9T is low power process while 40G-9T is for general purpose process, typically, the G one is faster40G-9T and 40G-12T should be the same timing wise
40G-12T is 40nm tech node, while65G-12T is older tech node, 40G one should be faster.

Thank you very much