IC后端设计交流
- · cts是不是只能在一个scenario下进行12-30
- · drv violation rpt中real和total的区别12-30
- · 哪位大哥帮看看这是什么问题,有关在encounter中插扫描链的12-30
- · 如何约束输出端口,使他们输出是对齐的12-30
- · 江湖救急,关于ASTRO2006的license12-30
- · encounter里如何在pin上手动加via12-30
- · QRC提取power-grid 的互连线电阻12-30
- · QRC提取R_only的提取12-30
- · 布线问题(Astro)12-30
- · astro 参考库设计12-30
- · encounter版图设计问题12-30
- · 45nm design rule12-30
- · 求助:metal change 的流程12-30
- · formality失败,如何debug12-30
- · 关于 starrc 的ERROR: No technology file provided12-30
- · 关于时钟树在Trace过程中的各种pin的名词解释12-30
- · ic610导入gds怎么脚本化?12-30
- · resistivity map in PrimeRail12-30
- · Rail integraty in ICC12-30
- · dc综合的时序12-30
- · 有多少方法把时钟树做短?12-30
- · timing优化总是停留在setup time 18个违规上,该重做floorplan还是继续优化route?12-30
- · 使用encounter怎样报出某一条路径或某个net的transition time12-30
- · ICC set operating condition 不起作用12-30
- · 决定(rise edge)的因素有哪些12-30
栏目分类
最新文章