微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > dc综合的时序

dc综合的时序

时间:10-02 整理:3721RD 点击:
综合的时候,有一条时序路径的endpoint竟然是ICG的EN端,icc做完cts,时序路径到ICG就断了,不知道怎么回事,不知道你们有没有遇到过这种问题?

咋解决的?同关注~

你看看你的sdc中是否有对这条路径上的点设过input_delay,output_delay,max_delay,min_delay这种东西。

设了会导致timing path 断了?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top