微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > timing优化总是停留在setup time 18个违规上,该重做floorplan还是继续优化route?

timing优化总是停留在setup time 18个违规上,该重做floorplan还是继续优化route?

时间:10-02 整理:3721RD 点击:
timing优化总是停留在setup time 18个违规上,该重做floorplan还是继续优化route?

看report, 具体的

结果是这样,无论怎么优化输出结果都不变了,麻烦帮我看一下

看具体的path啊, timingReport里面,不就是4条path么,

先要确认这几条路径的真实性

我是改了floorplan了,我就是想知道哪些参数,尤其那个TNS:-12.315ns 还有没有优化收敛的可能性,-12.315是不是太大了?

刚刚学PR还不知道什么叫真实性,是不是和延时约束要求的差距?

小编所给的Summary理解了。
但是具体的path的信息,希望小编用"report_timing"报出来。
比如小编给的DRV summary里面,Max_cap Max_transition都有违反,
4条Vio的Path是不是由于Max_cap,Max_transion造成的,需要给出 timing report才能判断。

你用的什么工艺,VIO大吗?其实可以再DC的时候把最大频率调高。

怎么根据timing report判断path的违例,主要看什么信息?怎么确定违例是Max_cap,Max_transion造成的?在timing report我只看到了path的从哪里出发,经过什么,没有看到关于Max_cap,Max_transion的信息啊



我是想确定还能不能优化,确实不行再反馈回前端

看具体timing的report

肯定可以优化的,max_transition 大的有点不合理,去看看为啥。估计就是由于这个max_transition造成的setup violation

可能有 cell output fanout 沒有解喔. cap 跟 trans 大得離譜.

或许根本就是该set_false_path的
看具体path report

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top