• · PT时序报告中的“+”代表什么？12-31
• · 如何设置set_dont_use12-31
• · spare cell在哪个阶段 添加12-31
• · create_voltage_area之后report_power_domain出错12-31
• · calibre DRC中io filler上ME1slot的问题12-31
• · primerail做ir drop的问题12-31
• · cts时的exclude_pin12-31
• · Antenna CLF file是什么文件？作用是什么？12-31
• · 运行PT时出现错误提示12-31
• · ICC 中 write_verilog问题12-31
• · 有哪些策略和方法提高数字版图的利用率？12-31
• · 关于power rail的问题12-31
• · encounter中VIA的种类和个数12-31
• · icc_shell 命令显示异常12-31
• · 为什么clock cell 比较耗电？12-31
• · Cadence替换EDI的全新Innovus现在已经在官网上可以下载了，还有其他几个151新版工具12-31
• · icc导出gds，用virtuoso stream in GDS时，遇到几个问题12-31
• · 请问一下testclk的设定12-31
• · 关于Tk编写GUI程序的一些问题12-31
• · 请问下面几个tool的工作重点和优势在哪里12-31
• · 综合时.synopsys_dc.setup文件的问题12-31
• · Calire做数字电路lvs提示错误：Wrong pin count in file....12-31
• · 用calibre做lvs，出现error:wrong pin count12-31
• · 第一次做lvs，有net连接的问题，实在不知道怎么办了。求前辈指点！12-31
• · 求助跑lvs时can't understand statement .connect各种方法都试了12-31