微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于power rail的问题

关于power rail的问题

时间:10-02 整理:3721RD 点击:
我在做floorplan的时候有的地方因为drc的原因打不上rail,然后我就把这些没有rail的地方设置上placement_blockage,但是没有rail的地方以后怎么插filler呢?

verify_pg_nets过了就行,

在tapout时,如果我有的row上完全空着,并且这个row上也没有打rail,这样会有drc的问题吗

把blockage 删除了加上Filler

但是blockage的区域没有打上rail啊,让工具自动在这个区域打rail的时候会出现short

没有rail不影响你插入filler cell,但是为了不影响设计,你需要插入没有power pin的filler

没有power pin (follow pin)的std filler是啥东东,需要插么,我们没有rail的地方都空着了,没关系吧?

空着的话DRC肯定有问题啊

那个区域如果特别小,将来也可以不插filler.

不知道,我们很多地方什么都不放

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top