• · FloorPlan 时如何设置Power Straps下不能放置Stdcell？（已经解决）12-31
• · makefile文件中关于define的问题12-31
• · ICC中时序修好了，再修DRC，时序又出现违规？12-31
• · 对于hold time uncertainty和slack的问题12-31
• · assura的安装问题12-31
• · 关于Makefile文件中的依赖关系的一个小问题12-31
• · stdcell的leakage power如何精确计算12-31
• · 已经uniquify的design如何走MIM Flow？12-31
• · 有关hold的一些疑问12-31
• · ICC与EDI数据交互问题12-31
• · 请教Tetramax测试向量生成问题12-31
• · EDI中怎么显示不同module的颜色12-31
• · 有没有做过netlist to schematic？12-31
• · 数字版图求助（急）12-31
• · ICC怎么查filler gap？12-31
• · PT中进行 spef 反标时 有nets 没有找到12-31
• · 求推荐几本后端的好书12-31
• · floorplan后发现congestion很严重，如何解决啊12-31
• · 已经做好了boundary scan 如何写pattern12-31
• · 关于io pad的一些理解12-31
• · SMIC 018 std IO中的digital io filler和analog io filler能否混用12-31
• · placement阶段create_bounds不成功12-31
• · Cannot find filed？！12-31
• · power domian的形状可以自己定义吗12-31
• · core的power ring可否比core中的strap的层数低？12-31