微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > floorplan后发现congestion很严重,如何解决啊

floorplan后发现congestion很严重,如何解决啊

时间:10-02 整理:3721RD 点击:
floorplan后用legalize_fp_placement将stdcell放入core area,然后report_congestion,结果GRC都达到了%28.43,即使cell很稀少的地方也报告了congestion,这是怎么回事啊
图片2和图片3是layout的同一部分,为啥cell很稀少,结果却报出由congestion?

看不到图,你发图片我Q2598593808帮你分析一下

flow不对, legalize_fp_placement 只是用于初步评估,不算数的
place_opt后才算

stdcell放入core area我一般用create_placement 这个命令 ,用legalize_fp_placement这个命令来做这个合适吗?

不合适,建议看下icc user guide, 否则只会越搞越糊涂

legalize_fp_placement 只是把cell放进core区域,随便放的。

观察trail route应该可以判断

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top