微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 发现做数字后端的去面试layout会被鄙视

发现做数字后端的去面试layout会被鄙视

时间:10-02 整理:3721RD 点击:
RT,好像都有一点

不懂就要被鄙视 努力学习啦 不要认为PR就大于layout

唉,都沦落到这种地步了还互相鄙视

130nm和28nm的流程差别真的很大么

数字BackEnd和模拟Layout都不应该互相鄙视,毕竟数字模拟本来就该和谐在一起的,这两个工作各自看重的重点不一样,都应该互相学习~

刚入门的数字后端会鄙视刚入门的模拟后端,刚入门的模拟后端也会鄙视刚入门的数字后端
因为都是刚入门
我指的刚入门是指:
数字后端:感觉自己已经tapeout过10颗chip但还不懂STA,不懂PV,不懂power,不懂工具
模拟后端:做过三年模拟不懂rule,不懂工艺,不懂工具

同意楼上

当心sin do 抽你哦

我已经跟sin do没有任何关系了,你懂的

他会去你家拜访你的,



我期待他来,正好愁着没机会K他呢,呵呵~和谐

正解啊,可惜很多自以为事的人,偏偏不懂这个道理呀。

额tapeout过10个chip还不懂STA 那都做什么啊 不懂power还有可能 不懂sta太夸张了

稀里糊涂的被鄙视了

tongyi

正常,做模拟layout的转数字后端,去面试也是会被鄙视的

统一

学习了,长见识

搬凳子围观学习~

可以做数字后端再转数字前端吗?

菜鸟一枚,个人觉得大致数字模拟后端设计重点都是三个:
模拟:1)设计功能;2)电流密度问题;3)匹配问题
数字:1)时序收敛;2)信号完整性;3)功耗问题
数字的答得有点问题,望指正

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top