微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICC中时序修好了,再修DRC,时序又出现违规?

ICC中时序修好了,再修DRC,时序又出现违规?

时间:10-02 整理:3721RD 点击:
为什么我在ICC中把时序修干净了,然后在修DRC 违规,把DRC违规基本都修好了,时序又出现了violation? 这种情况是不是时序太紧的原因,这种情况怎么才能把时序和DRC违规都解决掉?求指教啊

正常吧,多来几轮

这个需要多次反复的

很感谢!您的意思是:再修timing----修DRC----再修timing----再修DRC吗?

很感谢您!您的意思是:修timing----修DRC----再修timing----再修DRC---再修timing,依次重复吗?

先跑STA 看看有多少,少的话手修就好了,说不定你的早已clean

先修DRC再修setup,最后hold

同时修

谢谢您!同时修是什么意思啊? 能不能指点一二!非常感谢

这个可以先修DRC,再修timing, 一般按顺序执行一次就OK了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top