微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > makefile文件中关于define的问题

makefile文件中关于define的问题

时间：10-02 整理：3721RD 点击：

define foo
a.o
b.o
c.o
o.o
endef
all:
@echo $(foo)
手册上说第一行指示符和endef之间定义的都是变量的值，那为什么上述写法在执行 make的时候出错呢

已想通！

上一篇：ICC中时序修好了，再修DRC，时序又出现违规？
下一篇：FloorPlan 时如何设置Power Straps下不能放置Stdcell？（已经解决）

makefile define 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top