Calire做数字电路lvs提示错误：Wrong pin count in file....

大家好！我最近在用Calibre做数字电路的lvs。流程是从ICC导出gds到virtuoso下，然后用v2lvs命令转化.v网表为cdl网表。但是lvs提示有错误：
Error: Wrong pin count in file "/home/LHG/zhangzy/thirdflow/source/cadence/final0825_label1/final0825_label1/top_order1/lvs/final0825.cdl" at line 742: expected 9 pins, but found 7
Error: Wrong pin count in file "/home/LHG/zhangzy/thirdflow/source/cadence/final0825_label1/final0825_label1/top_order1/lvs/final0825.cdl" at line 744: expected 9 pins, but found 7
......................总共有258个错误。
我的CDL第742行里确实有VDD和VSS啊，而且我已经在版图里到处label了：
XU1040 aor222d2 $PINS VDD=POWER VSS=GND A1=latch15[11] C1=latch15[17] Z=p15[5]
+ A2=n146 B1=latch15[5] B2=n191 C2=n116
明明数着是九个，可为什么工具只认识七个呢?愁死我了，求大神指点！

我用的命令如下：
v2lvs -v top_order1_pg.v -o top_order1_pg.cdl -s /home/LHG/zhangzy/2004/2004.12/csm35/v1.0/spice/typ/CSM35OS142.spc-s0 VSS -s1 VDD
虽然导出文件成功了，但是提示有warining，请问这些warning会影响lvs吗?我没有找到Verilog primitive library file。
Warning: No module declaration for module dfcrq2 first encountered in module shiftreg
0123
Warning: Duplicate instance name "U1" found in module "shift_inputreg" while doing ca
se-insensitive lookup

这个/home/LHG/zhangzy/2004/2004.12/csm35/v1.0/spice/typ/CSM35OS142.spc里面没有 global VDD VSS，
或者说标准单元cdl里没有 VDD VSS定义，

小编您好！我看了下这个文件，确实是没有电源和地的定义，请问怎么应该怎么改呢?

原来是我的cdl文件里cell都没有定义VDD VSS，依次把VDD VSS加上就好了

具体怎么添加呢?能给个例子吗?

应该是global VDD VSS造成的，
lvs spice override globalsyes 看看