用calibre做lvs，出现error:wrong pin count
然后做lvs的时候出现一系列错误，全部都是一个类型
error:wrong pin count in file "../chip_src.spi“ at line 662：expected 7 pins but found 5
chip_src.spi就是通过v2lvs转换的spice网表，我进去查看，发现这一行的单元它的pin的数量也是7个啊，没有少，这是怎么回事啊。而且全部都是少两个pin，是不是电源地出问题了?但是转换后的王表中每一个单元的pin都没少啊
同样的问题，同求答案
检查下是否由于全局电源的定义引起的?
可能是规则文件要改一下
这样的问题一般有两种情况引起的：
1.由于全局pin的定义
2.由于cdl中的port中只有5个，而netlist中有7个。而且这种情况，一般是cdl中少了VDD，VSS。
我见过的新手一般都是由这两种情况引起的，特别是情况2.祝你好运！找到解决的方法。
应该是电源的问题。是不是忘记power的logic连接或者网表不是带pg的。
LZ解决问题了吗?我也遇到这样的问题，求指导
好资料。看看。
I think this is because you have not supplied verilog file definition to v2lvs.
Suppose you have a DFF that's QN is not used in DFF instatiation.
So when you v2lvs, the QN pin is not connected.
There are two mrthods to solve:
1.use float net names
2.use special calibre spice netlist format that uses .pin command.
是不是直接用了v2lvs转化后的网表啊，有进去把最后几行的global power 删除吗?
感觉是电源的问题
我的也有这个问题啊，话说这些不会打汉字的人真的是高手吗?
试了下，把global的那两行删了，还是没用~
大侠 是否解决了这个问题，我也遇到了能告诉我解决方案吗?sku啊！
请问一下 如果是第二种情况：.由于cdl中的port中只有5个，而netlist中有7个。这种情况，cdl中少了VDD，VSS。应该怎么解决啊?把了netlist中的VDD悬空吗?还是在cdl中加上VDD与GND啊?
虽然是在工艺库提供的cdl文件中每个标准单元后面添加VDD和GND貌似解决了。不知道可不可以设置全局的pin脚。
我也遇到这个问题了，具体怎么解决呢?