• · FPGA 综合问题12-25
• · 求FPGA设计书籍（急）12-25
• · 求控制信号如何产生？12-25
• · 求教一个verilog的问题12-25
• · 想知道这种错误是什么原因造成的？12-25
• · 请教quartus的编译问题！急12-25
• · 该用Verilog OR VHDL？12-25
• · 如何在modelsimk12-25
• · 请教高手关于XIlinx FPGA的问题12-25
• · 请教: ASIC的容量和FPGA的容量怎么换算？12-25
• · 请教一个变量的问题12-25
• · verilog 语法一问12-25
• · CPLD能驱动光耦么？12-25
• · 怎么实现除法操作？12-25
• · 关于倍频12-25
• · 如何实现Set Address命令和左右漂移12-25
• · 前辈进来指点下对工作单位的选择12-25
• · modulesim se6.0 能在vista下用吗？12-25
• · 强烈建议:大家应该仔细研究学习SYSTEM VERILOG12-25
• · DC问题...用过DC的进？12-25
• · verilog 双向口定义问题请教12-25
• · 关于synplify综合的问题12-25
• · Debussy_53v3_NT12-25
• · 帮忙解释下clock jitter12-25
• · 谁在vista下用过modelsim se6.012-25