微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA 综合问题

FPGA 综合问题

时间:10-02 整理:3721RD 点击:
在FPGA综合中,怎样对黑盒子的时序约束进行约束?
这个约束对布局布线有什么影响?谢谢

软件的help里有说的,不懂翻本书吧? 是ISE 还是Quartus II

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top