微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求控制信号如何产生?

求控制信号如何产生?

时间:10-02 整理:3721RD 点击:
控制信号SH,我希望的结果是2us的高电平,8ms的低电平,如此持续下去。请各位大侠帮帮忙,我编译都实现不了,谢谢喽!QQ是:329663481

怎么没人帮忙呢,

你这个控制信号也是用时钟控制的吧 我想可以用一个计数器控制啊
比如时钟周期为2us 那么让计数器从0开始计数 当记到3999 时返回0重新计数
计数器值为0则控制信号为高电平 否则为低电平

你的时钟周期是多少呢?
你根据你的时钟周期来写计数器啊

我要的4路时序都出来了,就是不会循环呀,恳求各位指点指点,不会用循环语句来做

查查书吧,这似乎是最常见的。

好像用几个计数器串一下,输入为时钟信号,可以得到所要的频率,然后再用个什么触发器调下脉宽就可以了

谢谢各位指点,4路时序都出来了,就是比资料上画的时钟多了一个周期出来(资料上是4个,而我的是5个时钟在规定采数据范围内),不知道会不会影响结果?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top