微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于synplify综合的问题

关于synplify综合的问题

时间:10-02 整理:3721RD 点击:
我在用synplify综合一个模式时,没有error和warning,但是rtl(即门级电路)确如图所示,不知道这是怎么回事?那位知道,指点一下啊!

rtl结果如果附件图所示:

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top