微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教怎样使Synplify优化时禁止对IP核的优化?

请教怎样使Synplify优化时禁止对IP核的优化?

时间:10-02 整理:3721RD 点击:
请教关于Synplify的使用:
设计中使用了IP核(ALTERA的),由于资源有限,用Synplify进行整体的优化,怎么才能让Synplify禁止对IP核的优化?
谢谢!

请教怎样使Synplify优化时禁止对IP核的优化?
可以考虑直接申明为black box

上一篇:怎么2.5分频呢
下一篇:关于双向口

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top