微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 再问一个问题,关于SYNPLIFY综合的一个警告

再问一个问题,关于SYNPLIFY综合的一个警告

时间:10-02 整理:3721RD 点击:
我用SYNPLIFY综合后,出现了这样一个警告: BN137 :"g:\8051\pc.v":45:2:45:3|Found combinational loop during mapping at net des1_0[0],不知道怎样才能找得这个“des1_0[0]”?

再问一个问题,关于SYNPLIFY综合的一个警告
出现了组合逻辑的循环,把相关代码拿出来看看?

再问一个问题,关于SYNPLIFY综合的一个警告
我也知道是出现了组合逻辑的循环,可就是找不到“des1_0[0]”

再问一个问题,关于SYNPLIFY综合的一个警告
双击错误行会自动到错误的代码处的。另外在综合后的图左边也可以照这个

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top